

PAT-NO: JP02004199249A

DOCUMENT-IDENTIFIER: JP 2004199249 A

TITLE: IC CARD

PUBN-DATE: July 15, 2004

INVENTOR-INFORMATION:

NAME	COUNTRY
NANBU, KEIICHI	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP2002365089

APPL-DATE: December 17, 2002

INT-CL (IPC): G06K019/073, G06F012/14

ABSTRACT:

PROBLEM TO BE SOLVED: To make it difficult to analyze current consumption without lengthening an actual processing time in a contact type IC card to which a power is supplied from the outside.

SOLUTION: An IC card 21 is provided with a random number generator as a power supply current control circuit 24 and a breeder circuit for making current flow based on random numbers generated by the random number generator. Thus, it is difficult to analyze the change of the actual current consumption of an IC card logic part 10 because of current by the random number generation circuit from power supply current, and the privacy of the IC card 21 is protected. Since current is changed by random numbers, and it is not necessary to lengthen an actual processing time.

COPYRIGHT: (C)2004,JPO&NCIPI

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-199249

(P2004-199249A)

(43) 公開日 平成16年7月15日(2004.7.15)

(51) Int. Cl.⁷

G06K 19/073

G06F 12/14

F 1

G06K 19/00

G06F 12/14

P

320A

テーマコード(参考)

5B017

5B035

審査請求 未請求 請求項の数 6 O L (全 10 頁)

(21) 出願番号 特願2002-365089 (P2002-365089)
 (22) 出願日 平成14年12月17日(2002.12.17)

(71) 出願人 000005821
 松下電器産業株式会社
 大阪府門真市大字門真1006番地
 (74) 代理人 100099254
 弁理士 役 昌明
 (74) 代理人 100100918
 弁理士 大橋 公治
 (74) 代理人 100105485
 弁理士 平野 雅典
 (74) 代理人 100108729
 弁理士 林 紘樹
 (72) 発明者 南部 啓一
 神奈川県横浜市港北区綱島東四丁目3番1
 号 松下通信工業株式会社内
 Fターム(参考) 5B017 AA03 BB03 CA14

最終頁に続く


(54) 【発明の名称】 ICカード

(57) 【要約】

【課題】 外部から電源を供給する接触式のICカードにおいて、実質の処理時間を長くすることなく、消費電流の解析を困難にする。

【解決手段】 ICカード21に、電源電流制御回路24として、乱数発生器と、乱数発生器で発生した乱数に基づいて電流を流すブリーダ回路とを設ける。乱数発生回路による電流のために、ICカードロジック部10の実際の消費電流の変化を、電源電流から解析することが難しくなり、ICカード21の機密を保護することができる。乱数で電流を変化させるので、実質的な処理時間を長くすることはない。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

外部から電源の供給を受けて動作する I C カードにおいて、前記電源で動作する I C カードロジック部と、前記 I C カードロジック部により制御される乱数発生器と、前記乱数発生器で発生した乱数に基づいて電流を流すブリーダ回路とを具備することを特徴とする I C カード。

【請求項 2】

前記乱数発生器は、サブ C P U を用いた乱数発生器であることを特徴とする請求項 1 記載の I C カード。

【請求項 3】

任意の時間に乱数を発生させるように、前記乱数発生器を制御する回路を備えたことを特徴とする請求項 1 または 2 記載の I C カード。

10

【請求項 4】

乱数の種類を変化させるように、前記乱数発生器を制御する回路を備えたことを特徴とする請求項 1 または 2 記載の I C カード。

【請求項 5】

任意の時間に乱数を変化させるように、前記乱数発生器を制御する回路を備えたことを特徴とする請求項 1 または 2 記載の I C カード。

【請求項 6】

前記ブリーダ回路に流す電流を、実消費電流に応じて減少させる回路を備えたことを特徴とする請求項 5 記載の I C カード。

20

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、I C カードに関し、特に、消費電流の解析攻撃に対するセキュリティを高めた I C カードに関する。

【0002】

【従来の技術】

外部から電源を供給するタイプの I C カードは、リーダライタから電源の供給を受けて動作する。I C カードは、リーダライタからの指示に従って、リーダライタとの間でデータの転送を行う。I C カード用チップを構成している C M O S 回路は、状態が変化する時に電流が流れるため、消費電流を観測すれば、I C カード用チップ中の動作がある程度分かる。I C カードは、I D カードやマネーカードのように、内部に秘密データを保持して使われることが多いため、I C カードがデータ処理を行っている時の消費電流を観測して解析することにより、秘密データの内容が推定できてしまう。これを避けるために、I C データの消費電流を解析しても、内部処理の状態を推測できないようにした I C カードが提案されている。このような従来の I C カードとしては、特許文献 1 ～ 3 に開示されたものがある。

30

【0003】

特許文献 1 に開示された「I C カード」は、データ処理手順のタイミングを変化させる手段を設けることより、消費電流を測定しても、内部処理に依存するデータが得られないようにして、I C カードの機密保護を図るものである。この I C カードには、データ処理装置と、データ処理手順が書き込まれた R O M が内蔵されている。また、I C カードの外部端子が、リードライト装置と電気的に接続されることによって、動作電圧が供給される。さらに、データ処理装置によるデータ処理手順のタイミングを変化させる手段が設けられている。このため、毎回、暗号処理の手順やタイミングが変わり、時間軸でみた場合の消費電流波形が変化する。したがって、電流波形を時間軸上で比較するというデータ依存性の解析が実質的に不可能になるので、機密保護ができる。

40

【0004】

特許文献 2 に開示された「I C カードと半導体集積回路装置」は、機密保護の強化を実現

50

した I C カードと半導体集積回路装置である。I C カードの外部端子がリードライト装置と電氣的に接続されることによって動作電圧が供給され、データの入出力動作が行われる。I C カードの R O M には、データ処理装置によるデータ処理手順が書き込まれている。R O M に書き込まれたデータ処理手順に従って、データの入出力動作が行われる。図 7 に示すように、乱数発生回路 70 と偽電流発生回路 71 を設け、リードライト装置や外部装置との間でのデータの入出力動作に伴う内部回路動作と無関係で、かつ不規則性の電流値にされた電流を発生して、動作電圧が供給される電源端子に流す。

【0005】

特許文献 3 に開示された「半導体集積回路装置」は、半導体集積回路装置自身の過渡的な動作電流を抑制し、半導体集積回路装置自身の発生するノイズを抑制するとともに、I C カードの最重要課題でもある耐タンパー性の向上を図るものである。図 8 に示すように、本来機能の回路である主回路部 81 の動作電流を、動作電流検出回路部 82 で検出する。電流補償回路部 83 で、主回路部 81 の動作電流と逆位相の補償電流を流し、半導体集積回路装置 80 の同一チップの内部で合成することで、過渡的な動作電流を抑制する。

【0006】

【特許文献 1】

特開 2000-259799 号公報

【特許文献 2】

特開 2000-259784 号公報

【特許文献 3】

特開 2000-164810 号公報

【0007】

【発明が解決しようとする課題】

しかしながら、従来の I C カードでは、ダミーの命令やデータを挿入するため、実質的な処理時間が長くなるという問題がある。

【0008】

本発明の目的は、従来の問題を解決して、実質的な処理時間を長くすることなく、消費電流の解析を不可能にして I C カードの機密を保護することである。

【0009】

【課題を解決するための手段】

上記の課題を解決するために、本発明では、外部から電源の供給を受けて動作する I C カードにおいて、電源で動作する I C カードロジック部と、I C カードロジック部により制御される乱数発生器と、乱数発生器で発生した乱数に基づいて電流を流すブリーダ回路とを具備する構成とした。

【0010】

このように構成したことにより、乱数発生回路による電流のために、実際の電源電流の変化による解析が難しくなり、I C カードの機密を保護することができる。

【0011】

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。

【0012】

（第 1 の実施の形態）

本発明の第 1 の実施の形態は、乱数発生器で発生した乱数に基づいてダミー電流を流す I C カードである。

【0013】

図 1 は、本発明の第 1 の実施の形態における I C カードの構成を示す概念図である。図 1 において、C P U 1 は、I C カードのデータを処理する演算回路である。R O M 2 は、プログラムや固定データを格納したメモリである。R A M 3 は、変更可能なデータを保持する不揮発性メモリである。I C カードロジック部 10 は、C P U 1、R O M 2、R A M 3 を含む論理回路部である。I C カード 21 は、外部から電源を供給する接触式の I C カードで

ある。接触コネクタ22は、リーダライタとI Cカード21とを接続する電極である。外部電源23は、電源を供給する手段である。電源電流制御回路24は、消費電流をランダムに変化させる回路である。

【0014】

図2は、本発明の第1の実施の形態におけるI Cカードの電源電流制御回路24に相当する回路を示す詳細図である。図1の構成と同じ構成については同一番号を付して、その説明を省略する。図2において、抵抗31は、ブリーダ用の抵抗である。トランジスタ32は、ダミー電流を流す回路であるブリーダの電流を制御する素子である。抵抗31とトランジスタ32で、ブリーダ(bleeder)回路を構成している。抵抗33は、ベース抵抗である。オペアンプ34は、乱数に応じた電圧でトランジスタ32に電流を流すように電圧を変換する回路である。抵抗35、抵抗36、抵抗37、抵抗38は、乱数を電圧に変換する素子である。乱数発生回路41は、適当な乱数を発生する回路である。乱数発生回路41は、サブCPUで構成してもよい。

10

【0015】

上記のように構成された本発明の第1の実施の形態におけるI Cカードの動作を説明する。最初に、図1を参照しながら、I Cカードの機能の概略を説明する。外部電源23より、接触コネクタ22を経由し、電源電流制御回路24を通して、I Cカードロジック部10へ電源が供給される。CPU1は、接触コネクタ22から入力される外部からの指示などに応じて、ROM2に格納されたプログラムや固定データに基づき、RAM3を参照しながら、I Cカードのデータを処理する。CPU1の処理結果を、RAM3に格納したり、接触コネクタ22を経由して外部に出力したりする。I Cカード21の基本的な機能は、従来のものと同様であるので、詳しい説明は省略する。電源電流制御回路24は、消費電流をランダムに変化させて、I Cカードロジック部10の消費電流をマスクする。

20

【0016】

図2を参照しながら、電源電流制御回路24の動作を説明する。外部電源23より、接触コネクタ22を経由し、電源が供給されると、乱数発生回路41は動作開始する。乱数発生回路41の出力ポートA、B、Cは、抵抗36、抵抗37、抵抗38を介して、オペアンプ34に接続されている。出力ポートA、B、Cからは、乱数に応じたアナログ電圧が出力される。アナログ電圧は、抵抗35、抵抗36、抵抗37、抵抗38で合成され、適度な増幅度のオペアンプ34で増幅される。オペアンプ34の出力電圧は、抵抗33を介してトランジスタ32のベースに印加される。それにより、抵抗31を通してダミー電流が流れる。この抵抗31を流れる電流は、乱数発生回路41の乱数により逐次変化する。乱数発生回路41は、熱雑音を利用して乱数を発生する手段でもよいし、M系列信号を利用して擬似乱数を発生する手段でもよい。擬似乱数を発生する場合の初期値は、固定でもよいし、時計から時刻信号を得て初期値として利用してもよい。

30

【0017】

上述の構成により、外部から検出される消費電流は、ROM2、RAM3のメモリをリード/ライトすることとは関係無しに変化するので、電流解析が難しくなり、セキュリティ確保が可能となる。

【0018】

上記のように、本発明の第1の実施の形態では、I Cカードを、乱数発生器で発生した乱数に基づいてダミー電流を流す構成としたので、ROM2やRAM3などのメモリのリード/ライト電流を解析することが困難になる。

40

【0019】

(第2の実施の形態)

本発明の第2の実施の形態は、乱数発生器を制御して、任意の時間に乱数を発生させるようにしたI Cカードである。

【0020】

図3は、本発明の第2の実施の形態におけるI Cカードの電源電流制御回路24に相当する回路を示す詳細図である。図1の構成と同じ構成については同一番号を付して、その説明

50

を省略する。図3において、第1出力ポート11は、ICカードロジック部10に設けた出力ポートである。入力回路ポートENは、乱数発生回路41の動作を制御する入力ポートである。乱数発生回路41は、サブCPUで構成してもよい。

【0021】

上記のように構成された本発明の第2の実施の形態におけるICカードの動作を説明する。ICカードロジック部10の第1出力ポート11を、乱数発生回路41の入力回路ポートENに接続する。外部電源23より接触コネクタ22を経由し電源電流制御回路24を通して、ICカードロジック部10へ電源が供給される。外部電源23より接触コネクタ22を経由し電源が供給されると、ICカードロジック部10は動作する。ICカードロジック部で、第1出力ポート11をONすると、乱数発生回路の入力ポートENはアクティブになり、乱数発生回路41は動作を開始する。その後の動作は、第1の実施の形態と同じである。

10

【0022】

ICカードロジック部10が、第1出力ポート11からの信号で、乱数発生回路41の入力ポートENを制御することにより、乱数発生回路41が不要なとき、例えば、セキュリティが不要な通信時には乱数発生は不要であるから、乱数発生回路41の動作を中止することにより、消費電流の削減ができる。

【0023】

上記のように、本発明の第2の実施の形態では、ICカードを、乱数発生器を制御して、任意の時間に乱数を発生させるように構成したので、消費電流を削減できる。

【0024】

(第3の実施の形態)

本発明の第3の実施の形態は、乱数発生器の初期値を変更可能にして、任意の乱数を発生させるようにしたICカードである。

20

【0025】

図4は、本発明の第3の実施の形態におけるICカードの電源電流制御回路24に相当する回路を示す詳細図である。図1の構成と同じ構成については同一番号を付して、その説明を省略する。図4において、第2出力ポート12、第3出力ポート13、第4出力ポート14は、ICカードロジック部10に設けた出力ポートである。入力ポートD、E、Fは、乱数発生回路41の初期値を選択できる入力ポートである。乱数発生回路41は、サブCPUで構成してもよい。

30

【0026】

上記のように構成された本発明の第3の実施の形態におけるICカードの動作を説明する。ICカードロジック部10の第2出力ポート12は、乱数発生回路41の入力回路ポートDに接続され、同様に第3出力ポート13は入力ポートEに接続され、第4出力ポート14は入力ポートFに接続される。外部電源23より接触コネクタ22を経由し電源が供給されると、乱数発生回路41は動作開始する。ICカードロジック部10の第2出力ポート12、第3出力ポート13、第4出力ポート14を任意に設定することにより、乱数発生回路41の初期値を任意に設定することができる。その後の動作は、第1の実施の形態と同じである。

【0027】

乱数発生回路10の初期値を変更することにより、ICカードの異なるアプリケーション毎に乱数を変更できるので、より一層電流解析が難しくなり、セキュリティ確保が確実にできる。

40

【0028】

上記のように、本発明の第3の実施の形態では、ICカードを、乱数発生器の初期値を変更可能にして、任意の乱数を発生させるように構成したので、メモリのリード／ライト電流を解析することが、一層困難になる。

【0029】

(第4の実施の形態)

本発明の第4の実施の形態は、任意の時間に乱数を変化させるように、乱数発生器を制御するICカードである。

50

【0030】

図5は、本発明の第4の実施の形態におけるICカードの電源電流制御回路24に相当する回路を示す詳細図である。図1の構成と同じ構成については同一番号を付して、その説明を省略する。図5において、第1出力ポート11は、ICカードロジック部10に設けた出力ポートである。入力回路ポートENは、乱数発生回路41の動作を制御する入力ポートである。第2出力ポート12、第3出力ポート13、第4出力ポート14は、ICカードロジック部10に設けた出力ポートである。入力ポートD、E、Fは、乱数発生回路41の初期値を選択できる入力ポートである。乱数発生回路41は、サブCPUで構成してもよい。

【0031】

上記のように構成された本発明の第4の実施の形態におけるICカードの動作を説明する 10
。ICカードロジック部10で、第1出力ポート11をONすると、乱数発生回路41の入力ポートENはアクティブになり、乱数発生回路41は動作を開始する。さらに、ICカードロジック部10の第2出力ポート12、第3出力ポート13、第4出力ポート14を、任意に設定することにより、乱数発生回路41の初期値を設定できる。その後の動作は、第1の実施の形態と同じである。

【0032】

乱数発生回路41に入力ポートENを設け、ICカードロジック部10に第1出力ポート11を設けることにより、例えば、セキュリティが不要な通信時のように、乱数発生が不要なとき、乱数発生回路41の動作を中止することができ、消費電流を削減できる。さらに、乱数発生回路10の初期値が変更できるので、ICカードの異なるアプリケーション毎に乱数を 20
変更でき、より一層電流解析が難しくなり、セキュリティ確保が可能となる。任意のタイミングで乱数発生回路10を動作させ、任意のタイミングで初期値を変更できるので、柔軟に乱数を発生することができる。

【0033】

上記のように、本発明の第4の実施の形態では、ICカードを、任意の時間に乱数を変化させるように、乱数発生器を制御する構成としたので、メモリのリード/ライト電流を解析することが、一層困難になる。

【0034】

(第5の実施の形態)

本発明の第5の実施の形態は、ブリーダ回路に流す電流を、実消費電流に応じて減少させ 30
るICカードである。

【0035】

図6は、本発明の第5の実施の形態におけるICカードの電源電流制御回路24に相当する回路を示す詳細図である。図1の構成と同じ構成については同一番号を付して、その説明を省略する。図6において、抵抗51は、ICカードロジック部10の消費電流を測定するための抵抗である。オペアンプ52は、ICカードロジック部10の消費電流に応じた電圧を発生するアンプである。抵抗53は、ブリーダ回路の電流を制御するためのベース抵抗である。乱数発生回路41は、サブCPUで構成してもよい。

【0036】

上記のように構成された本発明の第5の実施の形態におけるICカードの動作を説明する 40
。ICカードロジック部10の消費電流に応じた電流を、ブリーダ回路に流す電流から差し引くことで、消費電流の変化を少なくする。外部電源23より、接触コネクタ22を経由し、電源電流制御回路24を通して、ICカードロジック部10へ電源が供給される。

【0037】

ICカードロジック部10で消費される電流が少ないことを、オペアンプ52で検出し、トランジスタ32の状態をON方向に遷移させる。それにより、抵抗31を通るダミー電流が増加する。ICカードロジック部10で消費される電流が多いことを、オペアンプ52で検出すると、トランジスタ32の状態をOFF方向に遷移させる。それにより、抵抗31に流れるダミー電流が減少する。

【0038】

50

抵抗31を流れるダミー電流が、I Cカードロジック部10での消費電流を補償するように、抵抗33、オペアンプ52、抵抗51、抵抗53の値を設定しておく。そのため、I Cカードロジック部10での消費電流が変化しても、全消費電流の平均値はほぼ一定に保たれる。I Cカードロジック部10のみかけの消費電流を一定に保つという機能と、乱数発生回路によるダミー電流を流す機能により、電流解析が難しくなり、セキュリティ確保が可能となる。

【0039】

上記のように、本発明の第5の実施の形態では、I Cカードを、ブリーダ回路に流す電流を、実消費電流に応じて減少させる構成としたので、平均消費電流をほぼ一定にすることができる。

【0040】

10

【発明の効果】

以上の説明から明らかなように、本発明では、外部から電源を供給する接触式のI Cカードに、乱数発生器と、乱数発生器で発生した乱数に基づいて電流を流すブリーダ回路とを具備する構成としたので、乱数発生回路による電流のために、処理速度を遅くすることなく、実際の電源電流の変化による解析を困難にして、I Cカードの機密を保護することができるという効果が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるI Cカードの概念図、

【図2】本発明の第1の実施の形態におけるI Cカードの電源電流制御回路図、

【図3】本発明の第2の実施の形態におけるI Cカードの電源電流制御回路図、

20

【図4】本発明の第3の実施の形態におけるI Cカードの電源電流制御回路図、

【図5】本発明の第4の実施の形態におけるI Cカードの電源電流制御回路図、

【図6】本発明の第5の実施の形態におけるI Cカードの電源電流制御回路図、

【図7】従来の偽電流発生回路を有するI Cカードの機能ブロック図、

【図8】従来の電流補償回路を有するI Cカードの機能ブロック図である。

【符号の説明】


- 1 CPU
- 2 ROM
- 3 RAM
- 10 I Cカードロジック部
- 11 第1出力ポート
- 12 第2出力ポート
- 13 第3出力ポート
- 14 第4出力ポート
- 21 I Cカード
- 22 接触コネクタ
- 23 外部電源
- 24 電源電流制御回路
- 31, 33, 35, 36 抵抗
- 37, 38, 51, 53 抵抗
- 32 トランジスタ
- 34, 52 オペアンプ
- 41 乱数発生回路
- 61 サブCPU
- 70 乱数発生回路
- 71 偽電流発生回路
- 80 半導体集積回路装置
- 81 主回路部
- 82 動作電流検出回路部
- 83 電流補償回路部

30


40

50


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 7】



【図 6】



【図 8】



フロントページの続き

Fターム(参考) 5B035 BB09 CA08 CA11 CA12 CA22 CA38